So verfolgen Sie das lokale Routing des wiederhergestellten CDR-Takts vom Transceiver-Kanal zum E/A-Pin mit dem Timing Analyzer and Chip Planner

Herunterladen

Intel® FPGA Quick Videos

649221
2017-08-18
Public

Beschreibung

Ein Beispiel für die Verwendung des Chipplaners mit dem Timing Analyzer

Gebrauchsanweisungen