Intel® FPGA V-by-One-Lösung

Lösung

Beschreibung

Gerät

Physische Schnittstelle

Integrierte Transceiver-I/Os im FPGA bieten PHY-Protokollunterstützung für bis zu 32 Lanes mit bis zu 3,75 Gbit/s

Partner V-by-One-IP-Core

Bitecs V-by-One-HS-IP-Core (unterstützt Spezifikationsübersicht 1.1)

Entwicklungshardware