Intel® FPGA-Komplettlösung für SerialLite II

Die Intel FPGA SerialLite II-Lösung ermöglicht eine einfache, schnelle serielle Protokollimplementierung, die das Designrisiko reduziert, die Entwicklungszeiten verkürzt und es Ihnen ermöglicht, sich auf die Kernfunktionen Ihres Systemdesigns zu konzentrieren.

SerialLite II ist Intels leichtes serielles Verbindungsprotokoll der zweiten Generation für eine breite Palette von Chip-zu-Chip-, Board-to-Board- und Backplane-Anwendungen. SerialLite II baut auf dem Erfolg von SerialLite auf, erweitert den Leistungsbereich von 622 Mbit/s auf 102 Gbit/s und reduziert die Logikanforderungen um durchschnittlich 60 Prozent, um die kostengünstigste serielle Verbindungslösung bereitzustellen.

Tabelle 1 bietet einen Überblick über die vollständige SerialLite II-Verbindungslösung.

Tabelle 1: Komplettlösung SerialLite II

Lösung

Beschreibung

Gerätereihe

Physische Schnittstelle

Integrierter PHY mit vollem PMA (1) und PCS (2) Unterstützung

SerialLite II IP-Core

Intel FPGA SerialLite II IP-Core ›

Entwicklungs-Mainboard

Charakterisierungsbericht

Stratix II GX Charakterisierungsbericht
Kontaktieren Sie Ihren lokalen Vertriebsmitarbeiter ›

Referenzdesign

SerialLite II Loopback-Referenzdesign, verfügbar mit IP

  1. PMA = Physical Medium Attachment
  2. PCS = Physical Coding Sublayer

Technologiehintergrund

Das SerialLite II-Protokoll ist wie sein Vorgänger als leichte serielle Punkt-zu-Punkt-Verbindung mit geringem Protokoll-Overhead, minimaler Datenübertragungslatenz und einer Reihe optionaler Funktionen definiert, um die Logikanforderungen für die kostengünstigsten Implementierungen zu minimieren.

SerialLite definierte ein Vollduplex-Protokoll basierend auf einer 16-Bit-Datenpfadbreite (pro Lane), was zu minimalem Logikverbrauch für Anwendungen führte, die symmetrische (Senden und Empfangen) Lane-Breiten mit Lane-Raten von 1,6 bis 3,125 Gbit/s erfordern.

SerialLite II baut auf dem Erfolg von SerialLite auf mit optimierter Unterstützung für Simplex-, asymmetrische und Broadcast-Datenflüsse und erweiterter Skalierbarkeit mit optionalen Datenpfadbreiten (8, 16 oder 32 Bit pro Lane) für optimale Implementierungen von Lane-Raten unter 1,5 Gbit/s und mehr bis 6,375 Gbit/s.

Tabelle 2 fasst die wichtigsten Funktionen und Vorteile des SerialLite II-Protokolls zusammen.

Tabelle 2: Funktionen und Vorteile von SerialLite II

Merkmal

Optionen

Vorteile

Datenfluss

Vollduplex, Simplex, asymmetrisch oder Broadcast

Reduzierte Logik für Simplex-, asymmetrische oder Broadcast-Anwendungen

Datentyp

Paket oder Streaming

Support für eine Vielzahl von Anwendungen

Linkbreite

1 bis 16 Lanes

Skalierbarer Verbindungsdurchsatz von 622 Mbit/s bis 102 Gbit/s in jede Richtung

Lane-Rate

622 Mbit/s bis 6,375 Gbit/s

Datenpfadbreite

8 Bit, 16 Bit oder 32 Bit
(pro Lane)

Reduzierte Logik für Lane-Raten unter 1,5 Gbit/s und Skalierbarkeit auf 6,375-Gbit/s-Lane-Raten

Codierung

8B/10B

Industriestandard-Kodierung für die zuverlässigste Takt- und Datenwiederherstellung

Verschlüsselung

Nutzlast und Inaktivität, oder keine

Reduzierter EMI für hohe Lane-Raten

Referenztakt

Asynchron oder synchron

Passt für Chip-to-Chip-, Board-to-Board- und Backplane-Anwendungen

Polaritätsumkehr

Ja oder Nein

Implementieren Sie die für Ihre spezifische Anwendung erforderliche Funktionalität für eine kostenoptimierte Lösung

Datenintegritätsschutz

CRC-32, CRC-16 oder kein

Pakettyp

Daten, Priorität oder beide

Optionale Logik um Daten mit hoher Priorität oder Steuerinformationen einzufügen

Flusssteuerung

Datenpaket, Prioritätspaket, beide, oder keine

Implementieren Sie die für Ihre spezifische Anwendung erforderliche Funktionalität für eine kostenoptimierte Lösung

Retry-on-Error

Prioritätspaket oder keine

Erhöhte Verbindungszuverlässigkeit

Kanal-Multiplexing

Ja oder Nein

Support für Anwendungen mit mehreren logischen Kanälen

Atlantic Schnittstelle

Daten- und Prioritätsports

Gut definierte Schnittstelle zur Benutzerlogik und eine Vielzahl von Intel FPGA IP-Funktionen zur Beschleunigung der Designzyklen für einzigartige Brückenlösungen

Hardwaretest

Um höchste Zuverlässigkeit zu gewährleisten, werden Intel FPGA SerialLite II-Lösungen ausführlich in Hardware getestet. Die SerialLite II Intel FPGA IP-Funktion (v.1.0.0) wurde auf dualen Stratix GX-Entwicklungsboards in einer Reihe von Konfigurationen getestet, einschließlich aller Datenflussoptionen, Paket- und Streaming-Daten, einer Vielzahl von Linkbreiten und Lanes Raten bis zu 3,125 Gbit/s. Die Tests wurden sowohl mit als auch ohne aktivierte optionale Funktionen wie Datenintegritätsschutz, Daten- und Prioritätspakete, Flusskontrolle und Wiederholungsfehler durchgeführt.