Interlaken / Interlaken Look-Aside

Überblick

Interlaken und Interlaken Look-Aside sind skalierbare Chip-to-Chip-Verbindungsprotokolle, die Übertragungsgeschwindigkeiten von 10 bis 300 Gbit/s und mehr ermöglichen. Mit der neuesten Transceiver-Technologie und einer flexiblen Protokollschicht bieten Interlaken und Interlaken Look-Aside Intel FPGA IP-Cores (Intellectual Property) die Leistung und Produktivität, die für neue Anwendungen erforderlich sind, die Skalierbarkeit und Integration auf einem einzigen FPGA erfordern. Beide IP-Cores verfügen über eine einzigartige Balance aus IP mit harter und weicher Logik, um eine solche Integration und Skalierbarkeit ohne zusätzliche Siliziumkosten zu ermöglichen. Durch die Bereitstellung dieser integrierten Balance können maximale Flexibilität und Leistung erreicht werden.

Mit der Veröffentlichung von Intels Intel® Arria® 10 FPGAs und SoC FPGAs der nächsten Generation erreicht das Intel FPGA IP-Portfolio von Interlaken wichtige Entwicklungsmeilensteine, darunter Soft-IP der dritten Generation (einschließlich Media Access Control (MAC)) und gehärtetes IP der zweiten Generation (beinhaltet Physical Coding Sublayer (PCS) / Physical Medium Attachment (PMA)). Diese vielfach erprobten und bewährten Kerne bieten weiterhin jene zusätzliche Robustheit und Reife, die neue, intelligentere Systeme erfordern.

Interlaken Interconnect Protokoll

Der Intel® FPGA IP-Core von Interlaken ist ideal für: Multi-Terabit-Router und -Switches für Zugangs-, Carrier-Ethernet- und Rechenzentrumsanwendungen, die IP-Konfigurierbarkeit zur Optimierung verschiedener Verkehrsprofile und Skalierbarkeit für Plattformen der nächsten Generation erfordern.

Es ist kompatibel mit Interlaken Protocol Definition v1.2 und ermöglicht Systementwicklern, einen hohen Bandbreitendurchsatz in ihren Systemen zu erreichen. Dieser vorgebaute, sofort einsatzbereite IP Baustein verkürzt den Designzyklus und führt so zu einer schnelleren Time-to-Market.

Interlaken Look-Aside Interconnect Protokoll

Interlaken Look-Aside Intel® FPGA IP-Core eignet sich für die Co-Processing-Paketklassifizierung, die typischerweise für Netzwerkanwendungen verwendet wird, darunter Quality-of-Service-Routing, Traffic-Profiling und Firewall-Funktionen. Die Paketschnittstelle mit geringer Latenzzeit des IP ermöglicht in Verbindung mit seiner effizienten Datenverarbeitungsfähigkeit ein hohes Maß an Design-Skalierbarkeit für neue Netzwerkanwendungen.

Es ist kompatibel mit Interlaken Look-Aside Protocol Definition v1.1 und ermöglicht Systementwicklern, die mit älteren Paketklassifizierungsverfahren verbundenen Rechenengpässe zu beseitigen.