Hard Floating Point
DSP Floating Point
Neue digitale Signalverarbeitungssysteme (DSP) verwenden Gleitkommalösungen, um ein hohes Maß an numerischer Stabilität und Dynamikbereich zu erreichen. Anwendungen wie Radar, fortschrittliche drahtlose Antennenverarbeitung und medizinische Bildgebung erfordern Gleitkommafähigkeiten in FPGAs und SoCs. Mit zunehmender Größe und Leistungsfähigkeit von DSP-Anwendungen bieten FPGAs und SoCs die leistungsstärksten Plattformen, die für jede Gleitkomma-DSP-Implementierung verfügbar sind.
Bei 14 nm liefern Intel® Stratix® 10 FPGAs und SoCs die branchenweit höchste Gleitkommaleistung mit bis zu 10 Tera Gleitkommaoperationen pro Sekunde (TFLOPS) Leistung. Erfahren Sie mehr über unsere Stratix 10 FGPA- und SoC DSP-Funktionen.
Bei 20 nm liefern Intel® Arria® 10 FPGAs und SoCs die branchenweit ersten Geräte mit gehärteten Gleitkomma-Operatoren mit einer Leistung von bis zu 1,5 TFLOPS. Erfahren Sie mehr über unsere Arria 10 FPGA und SoC DSP-Block-Architektur mit variabler Präzision.
Neueste Nachrichten: Neuer Support für Intel® SoC FPGAs (und zugehörige Gleitkomma-Implementierung) mit der neuesten MathWorks R2014b Version.
HDL Coder und Embedded Coder bieten mit MathWorks R2014b neuen Support für die Intel® SoC FPGA-Familie. Entwickler, die mit MathWorks-Tools vertraut sind, haben den zusätzlichen Komfort, in dieser Entwicklungsumgebung für die Codegenerierung für Intel SoC-FPGAs zu bleiben.
FPGA-Designer und Prozessorprogrammierer teilen sich jetzt eine gemeinsame Designmethodik, die für das Targeting von Intel-SoC-FPGAs optimiert wurde.
Weitere Information finden Sie unter https://www.mathworks.com/hardware-support/altera-soc-ecoder.html.
Beginnen Sie mit diesen Whitepapers und Webcasts mit unseren Gleitkomma-DSP-Lösungen.
Whitepaper
Grundlegendes zu Gleitkomma-Spitzenleistungsansprüchen
Dieses Whitepaper berechnet und vergleicht die Gleitkomma-Spitzenleistung von digitalen Signalprozessoren, Grafikprozessoren (GPUs) und FPGAs. Finden Sie heraus, wie Intel mit einer branchenüblichen Methode zuverlässig bis zu 1,5 TFLOPS Leistung in Arria 10-Geräten und 10 TFLOPs in Stratix 10-Geräten beanspruchen kann, und vergleichen Sie diese Behauptung mit den Behauptungen eines anderen FPGA-Anbieters.
Ermöglichen wirkungsvoller DSP-Designs auf FPGAs mit gehärteter Gleitkomma-Implementierung
Möchten Sie mehr über die gehärtete Gleitkommaimplementierung von Intel erfahren? In diesem Whitepaper wird die neuartige Architektur, beginnend mit Arria 10-Geräten bis hin zu Stratix 10-Geräten, erläutert, die die bisher höchste algorithmische Gleitkomma-DSP-Leistung in FPGAs ermöglichen wird.
BDTI bewertet die Energieeffizienz von realen, komplexen DSP-Designs auf Intel® FPGA 28-nm-Entwicklungsboards:
- Leistungsbenchmarks für komplexe DSP-Designs: Cholesky- und QR-basierte Matrixfaktorisierung
- Ergebnisse und Benutzerfreundlichkeit des Gleitkomma-Tool-Flows
BDTI bewertet die Leistung von realen, komplexen DSP-Designs auf Intel FPGA 28-nm-Entwicklungsboards:
- Leistungsbenchmarks für komplexe DSP-Designs: Cholesky- und QR-basierte Matrixfaktorisierung
- Ergebnisse und Benutzerfreundlichkeit des Gleitkomma-Tool-Flows
Webcasts
NEU: Jetzt ansehen, On-Demand, 15 Minuten
Beschleunigte Designentwicklungszeit mit Hard Floating Point DSP-Blöcken in FPGAs
Sehen Sie sich diesen Webcast an, um Folgendes zu erhalten:
- Ein Überblick über aktuelle Herausforderungen bei der Implementierung von Gleitkommazahlen
- Eine Einführung in die harten Gleitkomma-DSP-Blöcke von Intel
- Ein Überblick darüber, wie Sie beispiellose DSP-Leistung, Designerproduktivität und Logikeffizienz erreichen können
Gemeinsame Partnerschaft von Intel und MathWorks
Einführung in FPGA Design mit MATLAB und Simulink
Erfahren Sie, wie viele Unternehmen die FPGA-Designzykluszeit um 33-50 % oder mehr reduzieren, indem sie auf MATLAB und Simulink basierende Workflows einführen.
Design und Entwicklung von Puls-Doppler-Radargeräten mit FPGAs
Erfahren Sie, wie Radarsystemingenieure die Zeit reduzieren können, die zum Modellieren, Simulieren und Implementieren von Radarsystemdesigns und den dazugehörigen Signalverarbeitungsalgorithmen erforderlich ist.