Leistungsstarke DSP-Designs implementieren

Die neueste Version von DSP Builder bietet die erweiterte Blockset-Funktion, die eine zeitgesteuerte Simulink-Synthese ermöglicht. Mit dieser Technologie können Sie innerhalb von Minuten hochleistungsfähige Designimplementierungen mit nahezu maximaler FPGA-Leistung erzielen – vergleichen Sie dies mit den Stunden, wenn nicht sogar Tagen, die für die manuelle Optimierung von HDL-Code erforderlich sind.

Mit dem DSP Builder Advanced Blockset wird der Aufbau von hochleistungsfähigen komplexen Signalketten der digitalen Signalverarbeitung (DSP) so einfach wie 1-2-3:

  1. Legen Sie die erforderlichen Einschränkungen auf Systemebene fest – in diesem Fall ist die Taktrate für einen 6-Kanal-FIR-Filter mit 128 Abgriffen in Simulink auf 403 MHz festgelegt.
  2. Wählen Sie die Ziel-FPGA-Familie aus – da verschiedene Gerätefamilien unterschiedliche DSP-Blockarchitekturen aufweisen können, müssen diese Informationen vom Synthesetool berücksichtigt werden.
  3. Klicken Sie auf RUN.

Abbildung 1. Bauen Sie einen Hochleistungsfilter in drei einfachen Schritten

DSP Builder Advanced Blockset synthetisiert die Simulink-Beschreibung der Signalkette – unter Berücksichtigung der angegebenen Timing-Beschränkungen auf Systemebene; in diesem Fall 403,2 MHz. Unter Verwendung der integrierten Timing-Modelle für jeden FPGA und der Leistung der IP-Blöcke fügt das Tool nach Bedarf Pipeline-Register und Steuerlogik hinzu, um die bereitgestellte Taktrate zu erreichen.

Das Ergebnis (in Abbildung 2 gezeigt) ist ein Sechskanal-FIR-Filter mit einer realisierten Systemleistung von 408 MHz, ohne den HDL-Code zu berühren.

Abbildung 2. Automatisch generierter Timing-optimierter HDL-Code

Diese neue Fähigkeit ist entscheidend für den Entwurf von Mehrkanal-Signalverarbeitungs-Datenpfaden in Anwendungen, wie z. B. Mehrträger- und Mehrantennen-HF-Verarbeitung in drahtlosen Anwendungen.

Es fügt automatisch Pipeline-Stufen und Register hinzu und implementiert Zeitmultiplex, um hochoptimierte Designs für Funktionen wie digitalen Aufwärtswandler (DUC), digitalen Abwärtswandler (DDC), Crest-Faktor-Reduktion (CFR) und digitale Vorverzerrung (DPD) zu generieren. DSP Builder Version 12.0 enthält Designbeispiele für Multiantennen-, Multicarrier-WiMAX- und WCDMA-DUC- und DDC-Designs.