Die von Ihnen verwendete Browser-Version wird für diese Website nicht empfohlen.
Wenn Sie eine Aktualisierung zur neuesten Version Ihres Browsers erwägen, klicken Sie auf einen der folgenden Links.

Intel® E7500 Chipsatz

Der Intel E7500 Chipsatz unterstützt Zweiprozessor-Serversysteme, die für Intel® Xeon® Prozessoren mit 512 KB L2 Chache und Intel® NetBurst® Mikroarchitektur optimiert sind. Der Intel E7500 Chipsatz bietet einen verbesserten Systembus und ermöglicht mehr Speicher und eine bessere I/O-Bandbreite. So erreichen Sie eine bessere Leistung, Skalierbarkeit und Endbenutzerproduktivität und können problemlos auf die Servertechnik der nächsten Generation umsteigen.

Produktbeschreibung downloaden >

Dateityp/Dateigröße:  PDF, 445 KB

Demo zur Architektur der Intel® Xeon® Prozessorplattform anzeigen

Vergleichstabelle für Serverchipsätze

Zugehörige Produkte

   
Prozessoren Intel® Xeon® Prozessor
Chipsätze Intel® Chipsätze E7501, E7505, E7520 und E7525
Sonstiges

Intel® Gigabit-Ethernet-Controller

Intel® I/O-Prozessor

Funktionsmerkmale und Vorteile

   
Unterstützt zwei Intel® Xeon® Prozessoren mit 512 KB L2-Cache für Zweiprozessorserver Stellt eine Plattform zur Verfügung, die dank der Intel NetBurst® Mikroarchitektur und der Intel® Hyper-Threading-Technik von Intel® Xeon® Prozessoren führende Serverleistung für Belastungsspitzen liefert.
400-MHz-Systembus Unterstützt eine ausgewogene High-Performance-Plattform, die eine Bandbreite des Systembus von 3,2 Gbit/s ermöglicht und noch höhere Bandbreiten für Speicher und I/O unterstützen kann.
Intel® Hub-Architektur 2.0 für die Verbindung zum MCH Diese Punkt-zu-Punkt-Verbindung zwischen dem MCH und den drei P64H2-Geräten stellt eine Bandbreite von mehr als 1 Gbit/s bereit. Error Code Correction-(ECC-)Schutz unterstützt kombiniert mit hohen Datenübertragungsgeschwindigkeiten I/O-Segmente mit größerer Zuverlässigkeit und schnellerem Zugriff auf Hochgeschwindigkeits-Netzwerke.
64-Bit-PCI/PCI-X-Controller-Hub-2 Bietet eine PCI/PCI-X-Leistung der nächsten Generation und sorgt für beachtliche Verbesserungen bei der Plattformflexibilität. Zwei unabhängige 64-Bit-, 133-MHz-PCI-X­Segmente und zwei Hot-Plug-Controller (einer pro Segment) für jeden P64H2 ermöglichen bis zu 6 PCI-X-Busse pro System.
Zweikanal-DDR-200-Speicherschnittstelle Bietet eine maximale Bandbreite von 3,2 Gbit/s durch eine 144 Bit breite, 200-MHz-Double Data Rate-(DDR-)SDRAM-Speicherschnittstelle mit Speicherdichten von bis zu 512 Mbit.
Erweiterte RASUM-Plattform Bietet eine zuverlässigere Plattform durch Funktionen wie ECC-Speicher (Error Correction Code) mit Intel® x4 SDDC (Single Device Data Correction), Hardware-Speicher-Scrubbing, MCH-SMBus-Zielschnittstelle, Hub-Interface-ECC und verbesserte Fehlerstatusinformationen durch Zurücksetzen.

Weitere Informationen: 1 2

Informationen zur Bauart

   

Intel® E7500 Memory-Controller-Hub-Chipsatz (Intel® E7500 MCH-Chipsatz)

Dateityp/Dateigröße:  PDF, 2131 KB

1005 FC-BGA (Flip-Chip-Ball-Grid-Array)

82801CA Integrierter Controller-Hub (ICH3-S)

Dateityp/Dateigröße:  PDF, 2193 KB

421 BGA (Ball-Grid-Array)

Spezifikations-Update für Intel® 82801CA I/O-Controller-Hub 3 (ICH3)

82870P2 64-Bit-PCI/PCI-X-Controller (P64H2)

Dateityp/Dateigröße:  PDF, 1610 KB

567-FC-BGA (Flip-Chip-Ball-Grid-Array)

Videos >

Produkt- und Leistungsinformationen

1

Erfordert ein für die Intel® Hyper-Threading-Technik (Intel® HT-Technik) geeignetes System. Wenden Sie sich an den Hersteller des PCs, um Einzelheiten zu erfahren. Die Leistungseigenschaften können je nach verwendeter Hardware und Software unterschiedlich ausfallen. Nicht verfügbar beim Intel® Core™ i5-750 Prozessor. Unter www.intel.com/content/www/us/en/architecture-and-technology/hyper-threading/hyper-threading-technology.html erhalten Sie weitere Informationen mit Angaben darüber, welche Prozessoren für die Intel HT-Technik geeignet sind.

2

In x4-DDR-Speicherbausteinen kann die Intel® x4-SDDC (Single Device Data Correction) eine Fehlererkennung und -korrektur für 1, 2, 3 oder 4 Datenbits innerhalb eines einzelnen Bausteins durchführen und Fehler bei bis zu 8 Datenbits innerhalb von zwei Bausteinen erkennen.